//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2021/06/30 19:04:59
// Design Name: 
// Module Name: MUX_ALU
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module MUX_ALU(
    input [31:0] rD2,
    input [31:0] imm,
    input Bsel,
    output [31:0] Bdata
    );
    
    
    assign Bdata=(Bsel == 1'b1)?imm:rD2;
//always @(*)
//begin
//    if(Bsel==1'b1)
//        Bdata=imm;
//    else 
//        Bdata=rD2;
//end
endmodule
